阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產(chǎn)生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。在高速PCB設計中，阻抗的匹配與否關系到信號的質(zhì)量優(yōu)劣。

　　PCB阻抗匹配的常見兩種方式

　　1、串聯(lián)終端匹配

　　在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負載端反射回來的信號發(fā)生再次反射。

　　匹配電阻選擇原則：匹配電阻值與驅(qū)動器的輸出阻抗之和等于傳輸線的特征阻抗。常見的CMOS和TTL驅(qū)動器，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。鏈狀拓撲結(jié)構(gòu)的信號網(wǎng)路不適合使用串聯(lián)終端匹配，所有的負載必須接到傳輸線的末端。

　　串聯(lián)匹配是最常用的終端匹配方法。它的優(yōu)點是功耗小，不會給驅(qū)動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。

　　常見應用：一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。

　　2、并聯(lián)終端匹配

　　在信號源端阻抗很小的情況下，通過增加并聯(lián)電阻使負載端輸入阻抗與傳輸線的特征阻抗相匹配，達到消除負載端反射的目的。實現(xiàn)形式分為單電阻和雙電阻兩種形式。

　　匹配電阻選擇原則：在芯片的輸入阻抗很高的情況下，對單電阻形式來說，負載端的并聯(lián)電阻值必須與傳輸線的特征阻抗相近或相等;對雙電阻形式來說，每個并聯(lián)電阻值為傳輸線特征阻抗的兩倍。

　　并聯(lián)終端匹配優(yōu)點是簡單易行，顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關;雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。

　　常見應用：以高速信號應用較多。

　　(1)DDR、DDR2等SSTL驅(qū)動器。采用單電阻形式，并聯(lián)到VTT(一般為IOVDD的一半)。其中DDR2數(shù)據(jù)信號的并聯(lián)匹配電阻是內(nèi)置在芯片中的。

　　(2)TMDS等高速串行數(shù)據(jù)接口。采用單電阻形式，在接收設備端并聯(lián)到IOVDD，單端阻抗為50歐姆(差分對間為100歐姆)。

　　以上就是小編整理的關于“PCB阻抗匹配常見的兩種方式介紹”，希望對大家有所幫助，如還有不清楚的地方，請聯(lián)系我司客服為您解答。